최근 컨슈머 FPD 시장규모가 급격하게 증가하고 있으며 특히 디지털 인터페이스가 이러한 디스플레이 솔루션에서 중대한 부분을 차지하고 있다. 이들은 현재에도 기술혁신이 활발하게 이루어지고 있으며, 향후에도 지속적으로 진화할 것으로 예상되고 있다. 초창기의 시스템에서 저가형 FPGA는 디스플레이 드라이버와 오디오/비디오 보드간의 인터페이스를 위하여, 빠른 개발 사이클과 저렴한 솔루션을 제공함으로써 중요한 역할을 담당해 왔다. 본고에서는 이러한 증가추세에 있는 디스플레이분야와 FPGA를 이용한 고속 평판 디스플레이 인터페이스의 과제 해결에 대하여 알아본다.
　
고든 핸즈(Gordon Hands) 전략 마케팅 담당임원/래티스(Lattice) 반도체

더욱 크게, 더욱 밝게, 더욱 평평하게
지난 5년 넘는 기간 동안, 평판 디스플레이(Flat Panel Display, FPD)는 컨슈머 디스플레이 시장에서 수요가 급증하는 중요한 분야가 되었다. LCD(Liquid Crystal Display)와 DLP(Digital Light Processing), 그리고 PDP(Plasma Display Panel)와 같은 다양한 기술들이 최고의 위치를 차지하기 위하여 서로 경합하고 있다. 이러한 그들의 시장 점유를 위한 경쟁 속에서, 디스플레이 제조업체들은 화면을 더욱 크게, 해상도를 높게, 색감은 더욱 깊게, 두께는 얇게 만듦으로써 소비자가 자사의 제품을 선택하도록 유도해왔다. 화질향상과 해상도의 증대는 디스플레이 개발자에게 만만찮은 과제를 부여하였다. 케이블 박스, HD급 DVD플레이어, 멀티미디어 PC, 튜너 등의 비디오 소스와 디스플레이간에 주고받는 데이터량이 증가되어 이들을 전송하는 일에 해결이 필요하며, 디스플레이 제품 내부에서도 시스템내의 보드간에 고속의 화상 데이터를 전송하는 방법이 강구되고 있다.
　　　
하이 스피드 I/O: 진화하는 스탠다드
디스플레이에 데이터를 전송하는 요구를 충족하기 위한 일련의 스탠더드들은 발전, 진화해 왔다. DVI(Digital Visual Interface) 스탠더드는 아날로그 VGA와 디지털 디스플레이 데이터를 같은 커넥터에 결합하였다. 양단 링크를 거쳐 전송되는 디지털 데이터는 실제 데이터 전송 속도가 최대 1.6Gbps에 이르고, 공통 클록 주파수가 165MHz에 달하는 3채널로 인코딩 된 데이터로 구성되어 있다.
더욱이 최신 기술인 HDMI(High Definition Media Interface) 스탠다드는 유사한 전송 매커니즘을 이용하지만, 디지털영역에만 한정된 스탠다드이다. 이후 UDI(Universal Display Interface)와 디스플레이 포트(Display Port)는 다음 세대의 스탠다드 석권을 노리는 기술로써, 단일 케이블상에서 10Gbps이상의 대역폭을 제공한다.

보드 간 데이터 전송-현행 방식
랩톱 컴퓨터에 장착된 LCD디스플레이는 보드에서 다른 보드로 대용량의 디스플레이 데이터를 통신하는 형태를 보여주는 최초의 애플리케이션 중 하나였다. 랩톱 힌지를 통하여 케이블링을 맞추어야 하는 요구에 기인하여, 사용되어지는 와이어수의 제한은 필연적이었다. 전송 측의 이러한 문제점을 해결하기 위하여, 데이터는 직렬화(serialized)되었고, 시리얼 스트림의 형태로 낮은 속도의 클록과 함께 전송이 되었다. 수신단은 이들 직렬화된 데이터를 풀어서 시스템내에서 병렬형태로 운용될 수 있도록 복원하게 된다. 이러한 인터페이스를 구현하는 칩은 FlatLink와 ChannelLink라는 이름으로, 이러한 애플리케이션을 위한 디펙토(de facto) 스탠다드로 신속하게 자리잡았다. 오늘날 이러한 타입의 인터페이스는 다양한 보드간 디스플레이 애플리케이션에서 널리 이용되고 있다. 이러한 인터페이스에서는 7개의 데이터 비트가 각 저속 클록 사이클에 맞추어 직렬화가 이루어진다. 그림1은 이러한 인터페이스의 기본 타이밍을 보여주고 있다. 컨셉상으로는 간단히 보여지지만, 데이터의 직렬화(serialization)와 병렬화(de-serialization)를 위해서는 고속 클록이 필요함을 간파할 수 있다. 유효한 데이터 윈도우는 수백 pS에 불과하며 타이밍은 매우 빠듯하다. 이로 기인하여 많은 설계자들은 이러한 고속 인터페이스를 구현하기 위해서 전용 ASSP(Application Specific Standard Product)칩을 사용해왔다.

디스플레이 칩셋 적용의 어려움 
물론 스탠다드 디스플레이의 구동과 인터페이스를 담당하는 칩셋은 지금도 존재한다. 하지만, 컨슈머 디스플레이 장치 설계자는 개별적인 사용적 특징에 맞추어, 디스플레이를 위한 오디오/비디오 모듈로부터 나온 데이터를 변환해야 할 필요가 있다. 디스플레이의 다양성에 기인하여 이러한 목적을 위한 표준 칩셋의 적용이 힘든 경우도 존재한다. 짧은 제품 라이프 사이클과 컨슈머 제품의 다양성은 이들 카테고리의 전체적인 선적량이 높다는 것을 암시하지만, 각각의 타입의 디스플레이 선적량은 이에 비교해서는 상대적으로 낮다고 보아야 한다. 이러한 중간 정도의 생산 볼륨과 제품 개발 시간의 제한으로 인하여 기존의 ASIC 접근 방법에는 제한이 뒤따르며, 한편 이 방법을 찾고 있는 시스템 디자이너는 난관에 봉착하게 된다.

FPGA: 가격 대비 효율적이며 유연성 있는 솔루션
중간 정도의 생산 볼륨과 신속한 시장 진입의 필요와 같은 이유로, 많은 설계자들은 디스플레이 모듈과 오디오/비디오 모듈 사이의 인터페이스에 FPGA(Field Programmable Gate Array)를 사용해 왔다. 지난 5년 동안에 중저용량의 FPGA가격은 괄목할 수준으로 가격이 다운되었고, 이로 인하여 저렴한 솔루션의 사용이 요구되는 컨슈머 애플리케이션에서의 FPGA사용을 가로막던 전통적인 장벽은 제거되었다. 1000개의 룩업 테이블(Look-up Tables, LUT : 현재 가장 널리 쓰이고 있는, FPGA의 구조를 이루는 개별적인 블록단위)당 가격은 4배 가량 떨어짐으로써, 대량생산을 겨냥할 시에 가장 저렴한 디바이스의 가격은 1000개의 LUT당 0.5달러에 불과하다. 그림2에서는 FPD애플리케이션에서 FPGA사용 예를 보여주고 있다.
　　　
차세대 디스플레이 내에서의 보드간 인터페이스 집적
비록 현재 통용되는 시스템에 있어서 FPGA사용이 효율성과 경제성을 제공한다고는 하나, 설계자들은 끊임없이 더욱 향상되고 최적화된 솔루션을 찾고 있다. 가격절감을 위하여 명백히 향상되어야 할 부분 중에는 보드간 연결을 담당하는 물리층(PHY) 칩을 FPGA내에 집적하는 것도 포함되어 있다. Channel Link와 FlatLink스타일의 FPGA기반 솔루션을 위한 필요조건 중에는 아래의 4가지 핵심 요소를 포함 한다. 하이스피드 LVDS버퍼, 병렬화(de-serialization)클록 생성을 위한 PLL, 입력 데이터 캡처 및 기어링(gearing), 마지막으로 데이터 포맷팅(Formatting)이 그것이다. 이들 요소들에 대한 논의는 아래에서도 계속될 것이고, 또한 저가의 LatticeECP2 FPGA를 사용함으로써 필요조건에 부합하느냐의 여부도 언급될 것이다. 그림3은 전체적인 구현의 블록다이어그램을 보여주고 있다. 입력 데이터와 클록은 디바이스상에서 LVDS 포맷을 띄고 있으며 데이터의 속도 또한 비교적 고속이다. 따라서 FPGA는 LVDS입력버퍼를 제공하여야 하며, 만족할 만한 속도도 보장해 주어야 한다. LatticeECP2 디바이스는 최대 840Mbps로 동작하는 입력버퍼를 제공하여 이 조건을 만족시킨다.
　　　

하이 스피드 버퍼 및 클록 생성

입력 캡처(Capture) 회로가 DDR(Double Data Rate)모드로 동작한다고 가정할 시에, 데이터와 함께 제공되는 저속의 클록은 데이터를 캡처하기 위해서는 3.5배로 빨라져야 한다. 이때 데이터는 클록의 상승(Rising)구간 및 하강(Falling)구간 동안 캡처된다. 만일 입력 캡처링 회로가 오직 하나의 에지 구간에만 동작한다면 배수는 7이 되어야 한다. 이 방법말고 선택 가능한 방법은 저속 클록을 7가지로 위상 시프트하여 사용하는 것이며, 입력 데이터의 캡처를 위하여 7개의 다른 레지스터가 필요하게 된다. 물론 이러한 FPGA구현 접근 방식에 있어서 클록의 생성과 분배의 과제는 조금 더 논의해 볼 가치가 있다. 이 방식으로 구현하기 위해서는 PLL이 사용되며 이는 클록을 3.5배로 빠르게 하는 기능을 담당하게 된다.
　　　
데이터 캡처링 및 포맷팅
LVDS입력버퍼 후단에 위치하는 레지스터는 데이터를 캡처하는 기능을 담당하게 된다. 입력되는 데이터 스트림이 고속임을 감안할 때, 클록과 데이터 관계의 타이트한 제어는 매우 중요하다. 그리고, FPGA 패브릭 내부로 데이터가 들어오기 전에 이 입력 데이터를 기어링 또는 감속시키는 작업 또한 필요로 한다. 대다수의 저가형 FPGA의 독립적인 회로 엘리먼트의 동작속도는 약 350MHz로 제한되어 있다. 더군다나 실제적인 용량의 로직군으로 꾸미면 그 속도는 225MHz나 그 이하로 떨어질 수 있다. 그러므로, FPGA패브릭이 성능한계점에 도달할 가능성을 제거하기 위하여, I/O구조에서 충분한 기어링이 선행되어야 한다. 예를 들어 LatticeECP2 I/O구조에 들어있는 DDR레지스터는 데이터를 캡처하는데 이용하며, 일단 2배의 기어링 효과를 부여한다. 추가적인 기어링 로직은 I/O회로에 들어있으며 이는 또한 추가적인 2배의 기어링을 제공한다. 따라서 조합된 기어링 계수는 4배가되며 최대 900Mbps 입력량을 FPGA패브릭에서 감당할 수 있는 225Mhz를 넘지 않도록 해 준다. 가장 최종단계는 I/O셀의 데이터를 받아서 이를 원래의 7비트폭의 데이터를 저속 클록에 맞추어 포맷팅하는 것이다. 이 로직은 FPGA패브릭 내에서 쉽게 구성할 수 있다. 예제 디자인에서는 FPGA로직이 저속 클록 속도의 1.75배로 동작하는 4비트의 데이터를 처리하고 있으며, 이것을 저속 클록 속도에 맞게 7비트로 바꾸어 보내는 방법을 이용하고 있다.

　　　
추가적으로 향상되어야 할 부분
요즘 SERDES기능이 내장된 FPGA가 매우 보편화되고 있다. 이 기술은 DVI, HDMI, Display Port 및 UDI와 같은 인터페이스 표준을 FPGA로 직접 전달할 수 있다. 이러한 집적방식은 향후 시스템 간소화 및 가격절감을 보장해 줄 것이다.
　
결론
컨슈머 FPD시장은 앞으로 몇 년 동안 급격히 성장할 것으로 기대된다. 언급했듯이, 디지털 인터페이스가 이러한 디스플레이 솔루션에서 중대한 부분을 차지하고 있다. 이들은 현재에도 기술혁신이 이루어지고 있으며, 향후에도 계속적으로 진화할 것이다. 초창기의 시스템에서 저가형 FPGA는 디스플레이 드라이버와 오디오/비디오 보드간의 인터페이스를 위하여, 빠른 개발 사이클과 저렴한 솔루션을 제공함으로써 중요한 역할을 담당해 왔다. LatticeECP2와 같은 신형 FPGA는 차세대 시스템을 개발하는 설계자에게 가격 절감과 동시에 보드간 인터페이스를 FPGA에 직접 결합하는 것을 포함하는 더욱 향상된 통합성을 제공하여 준다. 향후 임베디드 SERDES기술은 다른 디스플레이 인터페이스 표준을 FPGA에 집적시킬 수 있는 가능성을 부여하고 있다. 확실히, FPGA와 디스플레이 제조업체 양자 모두 더욱 크고 밝은 미래를 맞게 될 것이다.

출처:칩스엔파츠